文章 ID: 000080313 內容類型: 疑難排解 最近查看日期: 2012 年 10 月 15 日

為什麼我不能在一個 I/O 子銀行中放置超過兩個獨立的 ALTLVDS 介面，放進 Intel® Arria® V 裝置？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

Intel® Arria® V 裝置在每個子銀行最多支援兩個獨立的 ALTLVDS 介面。所以，舉例來說，只要 LVDS 通道未交錯，您可在銀行 8A 中放置兩個 ALTLVDS 介面，由兩種不同的 PLL 驅動。

如果您違反此限制，您將會在專案編譯期間收到錯誤訊息。

解決方法

此條件列于「Arria® V 裝置手冊第 1 冊：裝置介面與整合」、「True LVDS 緩衝Arria® V 裝置」零件中。

相關產品

本文章適用於 5 產品

Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Arria® V GT FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。