文章 ID: 000080331 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 20 日

主控制器與從機的 UniPHY 控制器 IP 之間是否存在共用 10 月的問題,適用于 Stratix V RLDRAMII 和 QDRII?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

是的,在 Quartus® II 軟體版本 11.0 和 11.0SP1 中,主控制器與從機的 UniPHY 控制器 IP 之間共用 10 個 10 月,這有一個問題。Stratix® V RLDRAMII 和 QDRII。

 

若要在主機與從屬的 UniPHY 控制器之間分享 OCT,您必須手動將「終止控制區塊」分配給從屬介面針腳,並將其與主 OC 區塊進行校準的「晶片終止作業」。

 

若要進行作業:

 

1.      開啟 Quartus II 軟體的作業編輯器。

2.      使用輸出和輸入終止加上校準加入所有從屬訊號。

3.      選擇分配名稱為「終止控制模組」,並針對價值標籤在主模組中尋找終止控制模組。 尋找以 *uoct_control|sd1a_0* 命名的實例名稱。

 

這個問題將在未來版本的 Quartus II 軟體中解決。

相關產品

本文章適用於 3 產品

Stratix® V GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。