文章 ID: 000080366 內容類型: 疑難排解 最近查看日期: 2021 年 03 月 16 日

為什麼在啟用 RS-FEC 時，低延遲 100G 乙太網路Intel® Stratix® 10 FPGA IP 核心無法使用 Cadence* NCSim 和 Xcelium 進行模擬？

環境

    Intel® Quartus® Prime Pro Edition 軟體
BUILT IN - ARTICLE INTRO SECOND COMPONENT

重大問題

描述

由於 RS-FEC 模式下低延遲 100G 乙太網路Intel® Stratix® 10 FPGA IP 核心的問題，Cadence* NCSim 和 Xcelium 的模擬都將失敗。

將會看到類似下列錯誤：

ncsim：*F，NOSNAP：程式庫中不存在「basic_avl_tb_top」快照。

解決方法

若要解決這個問題，請使用 Synopsys* VCSMX 或停用 RS-FEC。

此問題不會排定在 Intel® Quartus® Prime 軟體的未來版本中修復。

相關產品

本文章適用於 1 產品

Intel® Stratix® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。