文章 ID: 000080372 內容類型: 疑難排解 最近查看日期: 2021 年 05 月 05 日

為何在 Intel® MAX® 10 FPGA上使用 PLL 時，會收到專用路由的警告？

環境

  • Intel® Quartus® Prime Standard Edition 軟體
  • PLL Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果 PLL 區塊的 C0 輸出沒有直接連接到專用的 PLL 輸出針腳，則會觀察到下列警告。

    警告 （15064）：PLL「pll：pll50Mhz_int0|altpll：altpll_component|pll_altpll：auto_generated|pll1」輸出埠透過非專用路由來提供輸出針腳-抖動效能取決於其他設計元件的切換速率。使用 PLL 專用頻率輸出，以確保抖動效能。

    Intel® MAX® 10 FPGA具有專用的 PLL 輸出針腳，可直接連接 PLL 區塊的 C0 輸出。此連線可確保抖動效能不會受到影響，因為它不會經過 GCLK，也不會受到設計的另一部分影響。

     

    解決方法

    若要解決此警告，請將PLL 區塊的 C0 輸出直接連接到專用的 PLL 輸出針腳。或者，如果減少抖動效能不是問題，則可能會忽略警告。

     

    相關產品

    本文章適用於 1 產品

    Intel® MAX® 10 FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。