文章 ID: 000080373 內容類型: 疑難排解 最近查看日期: 2019 年 11 月 06 日

為什麼具有內部 DMA 的適用於 PCIe* IP 的 Stratix® 10 Avalon® -MM 介面在完成數據傳輸之前發出讀取行動器“完成”狀態？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Avalon-MM Intel® Stratix® 10 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    此問題是由於數據路徑爭用條件造成的。DMA 讀取行動器「完成」狀態更新和完成數據在內部拆分為兩 （2） 個不同的路徑/緩衝區。與狀態更新相比，數據到達Avalon® -MM從屬站的路徑更長。

    解決方法

    在模擬中很容易觀察到這種數據路徑爭用條件。但是，由於延遲，讀取行動器“完成”狀態在數據傳輸完成之前幾個時鐘周期報告不會成為實際硬體系統的問題。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。