文章 ID: 000080389 內容類型: 疑難排解 最近查看日期: 2017 年 02 月 27 日

為何在未違反計時規定的情況下，Arria 10 雙倍資料傳輸輸入上發生資料毀損？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    問題是由於 Quartus® Prime 軟體版本 16.1 和更早版本的計時模型不相關，這會影響 Arria® 10 一般用途輸入/輸出 （GPIO） 雙倍資料速率輸入/輸出 （DDIO） 輸入路徑。這種錯誤關係會導致路徑上的計時分析錯誤，導致計時違規未被摽取，並報告于 TimeQuest 計時分析報告。

    受影響的使用案例為：

    - 所有Arria使用 GPIO DDIO 完整速率到半速率輸入路徑的 10 VID 裝置

    - 所有Arria 10 個非 VID 裝置（除 10AX115、10AX090、10AT115 和 10AT090）使用 I/O 銀行使用的「io_48_lvds_tile_edge」的 DDIO 完整速率到半速率輸入路徑。

    解決方法

    如需上述使用案例範例中所列之受影響的設計，請使用 Quartus Prime 軟體版本 17.0 或更新版本重新開機計時分析。如果在 DDIO_IN 全速率到半速率路徑上觀察到違反計時的情況，請變更 PLL 產生的時鐘階段並重新相容專案

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。