文章 ID: 000080395 內容類型: 疑難排解 最近查看日期: 2017 年 07 月 21 日

當我的設計分區包含 Intel® Arria®10 收發器時，為什麼會出現編譯錯誤？

環境

  • Intel® Quartus® Prime Standard Edition 軟體
  • 收發器 ATX PLL Intel® Arria® 10 Cyclone® 10 FPGA IP
  • 收發器 Native PHY Intel® Arria® 10 Cyclone® 10 FPGA IP
  • fPLL Intel® Arria® 10 Cyclone® 10 FPGA IP
  • 收發器 CMU PLL Intel® Arria® 10 Cyclone® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Intel® Quartus® Prime Standard Edition 軟體中，當您的設計分區包含 Intel® Arria® 10 收發器 PHY 和/或收發器 PLL 時，您可能會看到錯誤。

    解決方法

    Quartus® Prime Standard Edition 軟體不支援 Arria® 10 收發器 PHY 和/或收發器 PLL 的分區。

    在建立分區之前，從設計區塊中排除Arria® 10 收發器 PHY或收發器 PLL。

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。