文章 ID: 000080424 內容類型: 疑難排解 最近查看日期: 2019 年 05 月 23 日

為何使用低延遲 100G 乙太網路Intel® Stratix® 10 FPGA IP 核心時，連線後rx_pcs_ready不穩定？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 低延遲 100G 乙太網路 Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於低延遲 100G 乙太網路Intel® Stratix® 10 FPGA IP 核心 rx_pcs_ready 連線後可能不穩定。

    這是由於重設版本序列的問題所引起，PHY 可能無法穩定，導致準備卸載的 PCS，並導致某些封包在流量期間掉落。

    解決方法

    若要在使用 Intel® Quartus® Prime 軟體版本 18.0 和更新版本時解決這個問題，請忽略重設後 rx_pcs_ready 的任何故障。

    此問題已從 Intel® Quartus® Prime 軟體的 18.0.1 版本開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。