文章 ID: 000080435 內容類型: 疑難排解 最近查看日期: 2019 年 04 月 08 日

為什麼在平臺設計者降級與 Intel® Quartus® Prime Pro 版本 19.1 中實作Intel® Stratix® 10 PCIe* Avalon®MM 硬 IP 的 DMA 寫入效能？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • QSYS 範例設計
  • 適用於 PCI Express* 的 Avalon-MM Intel® Stratix® 10 硬 IP
  • 適用於 PCI Express* 的 Avalon-MM Intel® Stratix® 10 硬 IP+
  • 適用於 PCI Express* Intel® FPGA IP 的 Avalon-MM Stratix® V 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    使用 Intel® Quartus® Prime Pro 版本 19.1 時，Intel® Stratix® 10 PCIe* Avalon®-MM 硬 IP 與 DMA 在使用 Platfrom Designer Avalon®-MM 互連時，DMA 寫入有效能問題，導致輸送量下降。

     

     

    解決方法

    不使用平臺設計人員的獨立實作不受此問題影響。

    如果使用 Intel® Quartus® Prime Pro 版本 19.1，請下載並安裝以下修補程式 0.08，以修正 DMA 寫入效率問題。

     

    下載適用于 Windows （.exe） 的 Intel® Quartus® Prime Pro 版本 19.1 修補程式 0.08

    下載適用于 Linux 的 Intel® Quartus® Prime Pro 版本 19.1 修補程式 0.08 （.執行）

    下載 適用于 Intel® Quartus® Prime Pro 版本 19.1 修補程式 0.08 （.txt） 的 Readme

     

    此問題從 Intel® Quartus® Prime Pro 軟體版本 19.2 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。