文章 ID: 000080437 內容類型: 疑難排解 最近查看日期: 2019 年 07 月 03 日

為什麼在搭載 E-Tile 收發器的 10 個裝置中,在 TX 模式使用 JESD204B Intel® Stratix® Intel® FPGA IP時,我的 JESD204B 接收裝置出現差異錯誤?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • JESD204B Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 19.1 中的問題,在 Intel® Stratix® 10 台搭載 E-Tile 收發器的裝置中,在 TX 模式使用 JESD204B Intel® FPGA IP時,智慧財產 (IP) 在結合模式下設定為單通道 (L=1) 時,會出現差異錯誤。

    解決方法

    若要解決這個問題,在 L=1 模式下設定 JESD204B Intel® FPGA IP IP 時,請啟用非結合模式。

    此問題已由 Intel® Quartus® Prime Pro Edition Software 版本 19.3 修復。

    相關產品

    本文章適用於 2 產品

    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 MX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。