文章 ID: 000080437 內容類型: 疑難排解 最近查看日期: 2019 年 07 月 03 日

為什麼在搭載 E-Tile 收發器的 10 個裝置中，在 TX 模式使用 JESD204B Intel® Stratix® Intel® FPGA IP時，我的 JESD204B 接收裝置出現差異錯誤？

環境

    Intel® Quartus® Prime Pro Edition 軟體
    JESD204B Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Intel® Quartus® Prime Pro Edition 軟體版本 19.1 中的問題，在 Intel® Stratix® 10 台搭載 E-Tile 收發器的裝置中，在 TX 模式使用 JESD204B Intel® FPGA IP時，智慧財產 （IP） 在結合模式下設定為單通道 （L=1） 時，會出現差異錯誤。

解決方法

若要解決這個問題，在 L=1 模式下設定 JESD204B Intel® FPGA IP IP 時，請啟用非結合模式。

此問題已由 Intel® Quartus® Prime Pro Edition Software 版本 19.3 修復。

相關產品

本文章適用於 2 產品

Intel® Stratix® 10 TX FPGA
Intel® Stratix® 10 MX FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。