文章 ID: 000080451 內容類型: 疑難排解 最近查看日期: 2019 年 02 月 14 日

為什麼 Intel® Cyclone® 10 LP 裝置的 Verilog HDL 模擬模型的 PLL 模擬失敗？

環境

  • Intel® Quartus® Prime Standard Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    Intel® Quartus® Prime Standard Edition 軟體版本 17.1 及更新版本不支援適用于 Intel® Cyclone® 10 LP 裝置的 IOPLL IP 的 Verilog HDL 模擬模型。您會看到 IOPLL 輸出頻率不會切換。

    解決方法

    若要為Intel® Cyclone® LP 裝置模擬 IOPLL IP，請使用 17.1 版的 VHDL 模擬模型，或是在 Intel® Quartus® Prime Standard Edition 軟體版本 18.0 或更新版本中使用 Verilog HDL 模型。

    相關產品

    本文章適用於 1 產品

    Intel® Cyclone® 10 低功耗 FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。