文章 ID: 000080474 內容類型: 錯誤訊息 最近查看日期: 2024 年 11 月 18 日

內部錯誤：子系統：VPR20KMAIN，檔：/quartus/fitter/vpr20k/vpr_common/cluster_greedy.c，行：3682

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® Prime Standard Edition 軟體 18.1 版存在問題，您在編譯實例化一個或多個頻率控制區塊 （ALTCLKCTRL） 的設計時，可能會看到此內部錯誤。

    面向 Cyclone® V 裝置時會出現此問題。

    解決方法

    要解決此錯誤，請從設計中刪除時鐘控制塊 （ALTCLKCTRL） 並自動適合設計。

    此問題已從 Quartus® Prime Standard Edition 軟體版本 19.1 開始修復。

    相關產品

    本文章適用於 1 產品

    Cyclone® V FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。