文章 ID: 000080474 內容類型: 錯誤訊息 最近查看日期: 2024 年 11 月 18 日

內部錯誤:子系統:VPR20KMAIN,檔:/quartus/fitter/vpr20k/vpr_common/cluster_greedy.c,行:3682

環境

    Intel® Quartus® Prime Pro Edition 軟體
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Quartus® Prime Standard Edition 軟體 18.1 版存在問題,您在編譯實例化一個或多個頻率控制區塊 (ALTCLKCTRL) 的設計時,可能會看到此內部錯誤。

面向 Cyclone® V 裝置時會出現此問題。

解決方法

要解決此錯誤,請設計中刪除時鐘控制塊 (ALTCLKCTRL) 並自動適合設計。

此問題已從 Quartus® Prime Standard Edition 軟體版本 19.1 開始修復。

相關產品

本文章適用於 1 產品

Cyclone® V FPGA 與 SoC FPGA

1

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便,僅供一般參考,不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾,則以英文版本為準。 查看此頁面的英文版本。