描述
由於 Intel® Quartus® Prime Standard Edition 軟體版本 16.1 及更高版本中的問題，即使在清理專案或刪除編譯之間的資料庫和incremental_db目錄之後，非確定性 fitter 結果也可能具有不同的編譯校驗和。此問題會影響包含利用JTAG相關調試功能的IP的設計，例如，系統內源和探針、信號抽頭、具有調試功能的EMIF IP等。
解決方法
若要在 Intel® Quartus® Prime Standard Edition 軟體版本 16.1 及更高版本中解決此問題，請在執行第一次編譯之前在專案中 預生成 ll IP 。
例子：
qsys-generate InSystemSignalsProbesIP.qsys --synthesis=VERILOG --output-directory= InSystemSignalsProbesIP --family=「Arria 10」 --part=10AX115N1F45I1SGqsys-generate DDR4x16_IP.qsys --synthesis=VHDL --output-directory=DDR4x16_IP --family=「Arria 10」 --part=10AX115N1F45I1SG
注意：如果使用 Intel® Arria® 10 裝置，建議遷移到 Intel® Quartus® Prime Pro Edition 軟體。