描述
由於 Prime Pro 版軟體Intel® Quartus®問題，在編譯包含 Avalon®-ST Credit Pipeline IP 的設計時，您可能會看到這個錯誤。當停用使用空、使用通道或使用錯誤，且相關的埠寬度未設為 1 時，就會發生錯誤。此問題也僅影響到 VHDL 中產生的平臺設計者系統。
解決方法
為了解決這個問題，請在 Verilog HDL 中產生平臺設計者系統，或是確保未使用的埠寬度設定為 1。
此問題從 Intel® Quartus® Prime Pro 版軟體的 20.2 版本開始修復。