文章 ID: 000080607 內容類型: 疑難排解 最近查看日期: 2023 年 02 月 08 日

為什麼有無限制的頻率,altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_clk?

環境

  • Intel® Quartus® Prime Standard Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® Prime 標準版軟體版本 15.1 出現問題,使用 Altera雙配置 IP 時,您可能會在 TimeQuest 計時分析器中看到此警告訊息。在針對 10 個裝置MAX®設計時,會看到這個問題。

     

     

    解決方法

    若要解決此問題,請在 sdc 檔案中套用以下限制

    create_generated_clock───ru_clk─來源 [get_ports {clk[] -divide_by 2-master_clock {clk™ [get_registers {*ru_clk[]

    此問題已從 Intel® Quartus® Prime 標準版軟體版本 16.0 開始修復。

     

    相關產品

    本文章適用於 1 產品

    Intel® MAX® 10 FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。