由於 Intel® Quartus® Prime Pro Edition Software 版本 17.1 和更早版本的問題,在編譯包含 LVDS IP 的設計時,您可能會看到此錯誤訊息。
當 IP 處於外部 PLL 模式並瞄準Intel Stratix® 10 裝置時,就會發生此問題。
若要解決這個問題,請從LVDS IP SDC 檔案中注釋下列行
set_max_delay_in_fit_or_false_path_in_sta_through_no_warn ${pll_instance_name\|lock $max_延遲
此問題排定在 Intel® Quartus® Prime Pro Edition Software 日後發佈時修復。