文章 ID: 000080667 內容類型: 疑難排解 最近查看日期: 2021 年 03 月 16 日

為什麼Intel® Stratix® 10 CIC Intel® FPGA IP Core for Intel® Quartus® Prime Pro Edition 軟體版本 18.1 軟體生成示例設計的輸出在模擬中停留在 0？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • CIC Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Prime Pro Edition 軟體版本 18.1 中的 Intel® Stratix® 10 CIC Intel® FPGA IP存在問題Intel® Quartus®當 IP 配置為抽取器濾波器類型且開啟「啟用可變速率變化因數」功能時，您可能會觀察到此 IP 的輸出在模擬中卡在 0。

    解決方法

    要變通解決此問題，請將原始資料輸入在 cic_ii_0_example_design_tb_input.txt 在 test_data 目錄中更改為以下格式：

    資料 1，因數 1

    資料 2，因數 2

    ...

    例如：

    0,8

    16,8

    ...

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。