文章 ID: 000080669 內容類型: 疑難排解 最近查看日期: 2019 年 07 月 01 日

為什麼在 Intel® Stratix® 10 裝置重設 JESD204C Intel® FPGA IP後，會標記tx_ready_err CSR 暫存器位？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • JESD204B Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    JESD204C Intel® FPGA IP連結在 Intel® Stratix® 10 個裝置中啟動後，如果 IP 上套用了暖重設，則可能會在 IP 重設後標記出意料之外 的 tx_ready_err CSR 暫存器位。

    這是因為收發器在mgmt_clk（avs_clk域）無法重設後，收發器會被重設並tx_ready拆卸。

    解決方法

    若要解決此問題，請執行下列任一項：

    1. 清除 中斷錯誤。
    2. 為了避免中斷，請在 IP 重設時延長mgmt_clk （avs clk 域）重設，以避免在重設期間標記錯誤。

    此問題從 Intel® Quartus® Prime Pro Edition Software 版本 19.3 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 TX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。