文章 ID: 000080674 內容類型: 疑難排解 最近查看日期: 2019 年 04 月 11 日

為什麼在 PCIe* IP 的 Stratix® V Avalon® ST 介面中釋放pin_perst訊號後，reset_status訊號會切換？

環境

  • Intel® Quartus® II 訂閱版
  • Intel® Quartus® Prime Standard Edition 軟體
  • 適用於 PCI Express* Intel® FPGA IP 的 Stratix® V 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    使用適用于 PCIe* IP 的 Stratix® V Avalon®-ST 介面時，您可以在pin_perst發佈後，以及在 ltssmstate訊號到達 Polling.Active （0x2） 之前，觀察reset_status訊號切換。您可以安全地忽略這種行為並取樣reset_status訊號，直到ltssmstate訊號大於 Polling.Active （0x2）。

    解決方法

    此資訊預定在 PCIe* 解決方案使用者指南的 Stratix® V Avalon® ST 介面日發佈中新增。

    相關產品

    本文章適用於 1 產品

    Stratix® V FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。