重大問題
由於 Intel® Quartus® Prime Pro Edition 18.1 版本的軟體出現問題,並且 Intel® Quartus® Prime 標準版 19.1 版本的軟體,使用者在使用 AN647 的單埠三速乙太網路和主機板 PHY 晶片參考設計時,會遇到下列Intel® Quartus®專案設計編譯錯誤。
錯誤是由於參考設計中下列 QSF 作業手動將 LVDS 參考頻率促銷到全球頻率。
set_instance_assignment───名稱 GLOBAL_SIGNAL GLOBAL_CLOCK───ref_clk
錯誤 (18694):提供Altera LVDS SERDES IP 實例的 PLL 上的參考頻率「qsys_top_0|a10_tse_mac_pcs|a10_tse_mac_pcs|i_lvdsio_rx_0|core|arch_inst|internal_pll.pll_inst|altera_lvds_core20_iopll」並非由同一銀行的專用參考頻率針腳驅動。使用專用的參考頻率針腳,保證符合 LVDS SERDES IP 最大資料速率規格。
若要解決此問題,請透過以下所示的 QSF 作業,手動停用 LVDS refclk 的促銷活動
set_instance_assignment───名稱 GLOBAL_SIGNAL 關閉 -至 ref_clk