文章 ID: 000080681 內容類型: 疑難排解 最近查看日期: 2019 年 10 月 23 日

為什麼 Intel® Stratix® 10 25G 乙太網路 IP 核心會在開放式狀態下接收隨機的錯誤封包?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 25G 乙太網路 Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在極少數情況下,Intel® Stratix® 10 25G 乙太網路 IP 核心在開放式終止狀態下運作時,仍可能收到隨機錯誤封包,即未連接光纖或 QSFP28 模組。

    解決方法

     

    此問題的解決方法是將最高層級 IP 包裝檔案中的 SYNOPT_STRICT_SOP 參數編輯為 1

    此解決方法僅適用于停用 Preamble Pass-Through 功能的設計。

     

    /synth/.v找到 25G 乙太網路 IP 變異包裝檔。

    在特定 25G 乙太網路 IP 版本的瞬間, 將SYNOPT_STRICT_SOP 參數設定從 (0) 變更為 (1)

    請勿再生 25G 乙太網路 IP 核心。編譯您的設計。

     

    範例設計 IP 變異檔在 /synth/ex_25g.v

    ex_25g_alt_e25s10_191_dyjat6a #(

    .SYNOPT_READY_LATENCY (0),

    .SYNOPT_CORE_VAR (0),

    .SYNOPT_KHZ_REF_EN (0),

    .SYNOPT_RSFEC (0),

    .SYNOPT_DIV40 (1),

    .SYNOPT_LINK_FAULT (0),

    .SYNOPT_STRICT_SOP                  (1)

    .SYNOPT_PREAMBLE_PASS (0),

     

    請注意,您可能會在 64 位l1_rx_data匯流排上觀察垃圾資料。該l1_rx_valid應用作接受或忽略資料的指標。

     

    此問題排定在 Intel® Quartus® Prime Pro Edition 軟體的未來版本中修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。