文章 ID: 000080681 內容類型: 疑難排解 最近查看日期: 2019 年 10 月 23 日

為什麼 Stratix® 10 25G 乙太網路 IP 核心在開放式狀態下收到隨機錯誤數據包?

環境

    Intel® Quartus® Prime Pro Edition 軟體
    25G 乙太網路 Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

在極少數情況下,Stratix® 10 25G 乙太網路 IP 核心在開放式條件下運行時仍可能收到隨機錯誤數據包,即沒有連接光纖或 QSFP28 模組。

解決方法

此問題的解決方法是將頂級IP包裝器檔中的 SYNOPT_STRICT_SOP 參數編輯為 1

此解決方法僅適用於禁用序文直通功能的設計。

/synth/<file_name>.v 找到 25G 乙太網路 IP 變體包裝函式檔案。

在實例化特定版本的 25G 乙太網路 IP 時,將SYNOPT_STRICT_SOP參數設置從 (0) 更改為 (1)。

不要重新生成 25G 乙太網路 IP 核心。編譯您的設計。

位於 /synth/ex_25g.v 的範例設計 IP 變體檔:

ex_25g_alt_e25s10_191_dyjat6a #(

.SYNOPT_READY_LATENCY (0),

.SYNOPT_CORE_VAR (0),

.SYNOPT_KHZ_REF_EN (0),

.SYNOPT_RSFEC (0),

.SYNOPT_DIV40 (1),

.SYNOPT_LINK_FAULT (0),

.SYNOPT_STRICT_SOP (1)

.SYNOPT_PREAMBLE_PASS (0),

請注意,您可能會在64位l1_rx_data總線上看到垃圾數據。l1_rx_valid應用作接受或忽略數據的指示器。

此問題計劃在 Quartus® Prime Pro Edition 軟體的未來版本中修復。

相關產品

本文章適用於 1 產品

Intel® Stratix® 10 FPGA 與 SoC FPGA

1

本頁內容結合了人類與電腦翻譯的英文原文內容。本內容僅供您參考,僅供一般參考,不應被視為完整或準確。若本頁英文版與翻譯有任何矛盾,將由英文版負責。 請參閱本頁的英文版本。