在 Arria® V GZ 和 Stratix® V 裝置中使用確定性延遲 PHY 執行 OB就緒協定時,當在連結流程中傳送空閒、IDLE_ACK和IDLE_REQ模式時,您可能無法達成rx_syncstatus。您可以透過重新擷取rx_patternalign或主張rx_digitalreset來達成同步。
這適用于具有下列組態的確定性延遲實體層:
- 資料速率:6.144 Gbps 或 3.072 Gbps
- PMA-PCS 資料寬度:20 位
若要解決此問題,請按照下列步驟操作:
對於發行前 14.0 的 Quartus® II 軟體版本:
- 提交 Intel 預售支援以取得軟體修補程式 (patch0.87)。
- 安裝修補程式後, 請將 下列作業新增到您的 Quartus II 設定檔 (.qsf)。
set_global_assignment───VERILOG_MACRO SV_XCVR_CUSTOM_NATIVE_ASSERT_SYNC_STATUS_IMM\「assert_sync_status_imm\」 - 再生 確定性延遲 PHY IP。
- 重新相容 您的設計。
對於 Quartus II 軟體版本 14.0 和更新版本:
- 將 下列作業新增到您的 .qsf 檔案中。
set_global_assignment───VERILOG_MACRO SV_XCVR_CUSTOM_NATIVE_ASSERT_SYNC_STATUS_IMM\「assert_sync_status_imm\」 - 再生 確定性延遲 PHY IP。
- 重新相容 您的設計。
- 如果您在單一裝置中同時執行 CPRI 和 OBSA 協定,請 開啟 Intel PreSales 支援 以獲得進一步支援