文章 ID: 000080722 內容類型: 疑難排解 最近查看日期: 2011 年 10 月 17 日

配接器無法放置 PLL，當零延遲緩衝作業模式用於 Stratix V 時，就會發生錯誤

環境

  • Intel® Quartus® II 訂閱版
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    如果您使用零延遲緩衝作業模式，請使用 Fitter 無法放置 PL 和產生類似下列訊息：

    Error: Could not place pin .

    解決方法

    手動放置外部頻率輸出節點與位置 分配。位置取決於 PLL 位置和目標 裝置。

    相關產品

    本文章適用於 1 產品

    Stratix® V FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。