描述
由於 Quartus® Prime Pro Edition 軟體版本 18.0 Update 1 的問題，在包含 GPIO Intel® FPGA IP實例的設計中可能會出現此錯誤訊息。當IP的時鐘信號連接到從定義為網表資料庫的模組生成的頻率源時，會出現此問題。
出現此問題的原因是，當源時鐘來自設計根分區上導入的網表時，軟體無法驗證源時鐘的來源。
解決方法
若要變通解決此問題，請為導入的網表資料庫創建一個 設計分區 ，以通過 GPIO IP 實例的合法性檢查。