文章 ID: 000080843 內容類型: 疑難排解 最近查看日期: 2021 年 05 月 05 日

為什麼適用于 PCI Express* 交易層組態空間存取的 Intel® Arria® 10 和 Intel® Cyclone® 10 Avalon®-ST 介面不穩定？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Intel® Quartus® Prime Standard Edition 軟體
  • 適用於 PCI Express* 的 Intel® Arria® 10 Cyclone® 10 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 UG-01145_avst 2017.05.15 - 6.12.1 的組態空間註冊存取時間錯誤的參考代碼，Intel® Arria® 10 和 Intel® Cyclone® 10 PCIe* 交易層配置空間存取將不穩定。這是因為 tl_cfg_* 介面受多週期限制所覆蓋，但代碼與它不符。

    代碼如下：

    永遠 @（coreclkout_hip）

    開始

    偵測位址變更

    cfg_addr_reg[3：0]

    cfgctl_addr_change

    ...

    結束

    解決方法

    若要解決這個問題，請將參考代碼升級為 UG-01145_avst |2019.05.22 - 5.12.1 組態空間註冊存取時間。

    另外還新增了一條管道，以避免多週期計時風險。

    代碼如下：

    永遠 @（coreclkout_hip）

    開始

    tl_cfg_add_reg

    tl_cfg_add_reg2

    結束

    偵測位址變更以產生頻閃以取樣輸入 32 位資料

    永遠 @（coreclkout_hip）

    開始

    cfgctl_addr_change

    cfgctl_addr_change2

    cfgctl_addr_strobe

    結束

    相關產品

    本文章適用於 2 產品

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。