文章 ID: 000080849 內容類型: 疑難排解 最近查看日期: 2021 年 05 月 05 日

為何在 Intel® MAX® 10 上使用雙配置Intel® FPGA IP時，會報告無限制的頻率？

環境

  • Intel® Quartus® Prime Standard Edition 軟體
  • 雙配置 Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 MAX®10 上使用雙配置Intel® FPGA IP時，報告無限制頻率如下：

    altera_dual_boot：dual_boot_0|alt_dual_boot_avmm：alt_dual_boot_avmm_comp|alt_dual_boot：alt_dual_boot|ru_clk

     

     

    解決方法

    為了解決這個問題，在 SDC 檔案中產生計時限制，包括命令「create_generated_clock」。

    相關產品

    本文章適用於 1 產品

    Intel® MAX® 10 FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。