描述
由於收發器 PHY Intel® FPGA IP使用指南中的錯誤 ， Quartus® Ii 軟體版本 12.0 的XCVR_REFCLK_PIN_TERMINATION DC_COUPLING_INTERNAL_100_OHM作業失敗。
「表格 6-4。收發器 PHY IP 使用者指南中針對 Stratix® V 裝置的收發器和 PLL 分配詳細說明限制為「DC_COUPLING_INTERNAL_100_OHM」。 正確的限制是 「DC_COUPLING_INTERNAL_100_OHMS」
解決方法
此錯誤已在 Quartus® II 軟體 v12.0 中修正。