文章 ID: 000080898 內容類型: 疑難排解 最近查看日期: 2013 年 05 月 17 日

針對Arria V GZ 裝置的 9.8G CPRI IP 核心變異無法達成時序關閉

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    CPRI IP 核心變化，CPRI 線路速率為 9.8 Gbps 針對 Arria V GZ 裝置無法達成時序關閉的目標 使用預設 Quartus II Fitter 設定。具體來說，它們 在 PCS-PLD 路徑和設定時間上保持違規時間的經驗 PLD-PCS 路徑上的違規行為。

    解決方法

    若要達成更好的時序關閉結果，請執行下列操作 行動：

    • 為了避免在 PCS-PLD 上違反停留時間規定 路徑，關閉 Quartus II 中沿此路徑的收銀機包裝 透過新增下列作業，設定更適合：

      • set_instance_assignment -name AUTO_PACKED_REGISTERS_STRATIXII OFF -to *gen_cpri_rx*buf_wr_data*

      set_instance_assignment -name AUTO_PACKED_REGISTERS_STRATIXII OFF -to *gen_phy_loop*buf_wr_data*

    • 為了避免 PLD-PCS 路徑上的設定時間違規，請新增 set_max_delay 作業 過度限制計時。

    此問題將在未來的 CPRI MegaCore 版本中解決 功能。

    相關產品

    本文章適用於 1 產品

    Intel® 可程式裝置

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。