描述
Arria® II GX 裝置使用與 Stratix® IV GX 裝置相同的連線方案，用於ALTVDS_RX，並在使用外部 PLL 模式時ALTLVDS_TX兆功能。 您可以參閱「使用外部 PLL 選項啟用」的 LVDS 介面 Stratix IV 裝置中的高速差速 I/O 介面和 DPA （PDF）說明。
請注意，本節中使用的相移範例假設時鐘和資料在FPGA針腳處邊緣對齊。針對其他頻率關係，Altera建議先建立ALTLVDS_TX並ALTLVDS_RX兆功能，而不使用外部 PLL 選項。在各自的超級功能中設定您需要的相移，然後在 Quartus® II 軟體編譯報告 - Fitter - Resource Section - PLL 使用中記下三個 PLL 輸出頻率的相移和工作週期設定。一旦您對參數化有正確的相移和工作週期設定，就可以在設計中執行外部 PLL 模式，並根據您先前在 PLL 使用報告中提到的值，進入每個輸出頻率的相移和工作週期值。