文章 ID: 000080951 內容類型: 錯誤訊息 最近查看日期: 2020 年 06 月 12 日

內部錯誤:子系統:FYGR,檔:/quartus/fitter/fygr/fygr_cdr_op.cpp,行:2875

環境

    Intel® Quartus® Prime Standard Edition 軟體
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Quartus® Prime Standard Edition 軟體版本 19.1 或更早版本中的問題,當 I/O 標準分配給 LVDS 時,您可能會看到此內部錯誤,但此引腳未連接到 LVDS IP。此問題僅發生在MAX® V CPLD裝置中。

解決方法

要變通 解決此問題,請將 I/O 標準從 LVDS 更改為另一種類型的 I/O 標準(如果針腳未連接到 LVDS IP)。

相關產品

本文章適用於 1 產品

MAX® V CPLD

1

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便,僅供一般參考,不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾,則以英文版本為準。 查看此頁面的英文版本。