文章 ID: 000080992 內容類型: 疑難排解 最近查看日期: 2017 年 01 月 06 日

為什麼我的 HPS JTAG 無法運作，但我的FPGA JTAG 無法運作？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

FPGA JTAG 不需要 TCK 頻率以外的外部頻率來源。然而，HPS JTAG 需要從 EOSC1 針腳衍生的外部頻率來源。 除錯存取埠 （DAP） 使用控制 HPS JTAG 時頻率產生的dbg_clk。

解決方法

若要解決此問題，請確保 EOSC1 針腳具有外部頻率來源，並設定頻率管理器將dbg_clk供應給 DAP。

相關產品

本文章適用於 5 產品

Arria® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V SX SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。