文章 ID: 000080994 內容類型: 疑難排解 最近查看日期: 2014 年 08 月 20 日

錯誤 (114000):時間值 MHz 和時間單位均違法

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 14.0 出現問題,在為Stratix® V 裝置編譯 Seriallite III IP 時,您可能會看到上面的 Fitter 錯誤。

    解決方法

    您可以從先前的 v13.1.4 Seriallite III IP 頂級 RTL 檔案中摽取下列參數,然後將其傳輸到 14.0 Seriallite III IP 版本。
                                                                           
    reference_clock_frequency =>「xxx.x MHz」,
    pll_ref_freq =>「xxx.x MHz」,
    data_rate =>「xxxxx.x Mbps」

    或者,您可以使用 13.1.4 Seriallite III IP 版本的 RTL,並在 Quartus II 軟體 v14.0 中編譯此版本。

                                                                           
                                                                           
    此問題排定在未來版本的 Quartus II 軟體中修復。

    相關產品

    本文章適用於 1 產品

    Stratix® V GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。