文章 ID: 000080997 內容類型: 疑難排解 最近查看日期: 2014 年 09 月 25 日

部分低延遲 40-100GbE IP Core 登入位址不符合使用者指南

環境

    Intel® Quartus® II 訂閱版
    乙太網路
BUILT IN - ARTICLE INTRO SECOND COMPONENT

重大問題

描述

低延遲 40-100GbE IP 核心中的數個收銀機 提供與記錄位址不符的實際位址 在低延遲 40 和 100-Gbps 乙太網路 MAC 和 PHY MegaCore 功能使用者指南。

TX 統計模組 TXSTAT_NAME_2 註冊的實際位置 是0x84E

RX 統計模組 RXSTAT_NAME_2 註冊的實際位置 是0x94E

PTP 模組 TX_PTP_CLK_PERIOD 註冊的實際位置 是0xA01

PTP 模組 TX_PTP_TOD 註冊的實際位置 是0xA02 0xA04

PTP 模組 TX_PTP_STATUS 的實際位置 0xA05

PTP 模組 RX_TP_CLK_PERIOD 的實際位置 0xB01

解決方法

若要解決此問題，請使用列出的實際位址 在此錯誤中存取這些收銀機。其中一些是實際 記錄位置以持有刮痕暫存器或 IP 核心變異 識別碼字串。在此問題得到解決之前，請勿使用這些 針對使用者指南中所示目的的位置。

此問題已在低延遲 40 版本 14.0 中修正 - 以及 100-Gbps 乙太網路 MAC 與 PHY MegaCore 功能。

相關產品

本文章適用於 1 產品

Intel® 可程式裝置

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。