否,您無法模擬 ModelSim-Altera 中ALTLVDS_RX兆功能的 DPA PLL 校正。 模擬模型不包括 DPA PLL 校準程式。
在ALTLVDS_RX兆功能中,在 DPA PLL 校準期間,DPA 鎖電路會監測平行端的資料轉換。它計算 256 次轉換,然後相步驟將所有 PLL 輸出的 90 度。接著又計算了另外 256 次轉換。之後,PLL 輸出會分階段退回初始位置,另外還要再進行 256 次轉換。在此程式之後,DPA 鎖定訊號會宣稱。這種行為並非模擬中的模型,DPA 鎖定訊號在 PLL 鎖定聲明的不久後便宣稱。