文章 ID: 000081065 內容類型: 疑難排解 最近查看日期: 2014 年 01 月 28 日

為什麼我的組態透過通訊協定 (CvP) 設計會在 CvP 核心網狀架構載入後掛上 PCIe 匯流排?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如果用於 CvP 的任何分割區空無一人,則使用 CvP 更新和修訂流程時,PCIe® 匯流排可以掛機。在 建立具有修訂流程的 CvP Update 分割區時,Quartus® II 軟體中的選擇是空的、來源、安裝後和合成後。預設值為空,以符合部分重新配置要求。

解決方法

使用修訂版流程的 CvP 更新時,請確保沒有 CvP 分割區使用「空選」選項。確保指定所有分割區 根據您的系統\需求,提供資料來源、後安裝或後合成。

相關產品

本文章適用於 13 產品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GT FPGA
Cyclone® V SE SoC FPGA
Arria® V GX FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。