文章 ID: 000081088 內容類型: 疑難排解 最近查看日期: 2015 年 09 月 23 日

Arria V 與 Arria V SoC Core-to-Periphery (C2P) 計時失關係

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    Core-to-Periphery (C2P) 資料路徑子集中有一個計時模型的誤相關性,這可能導致在受影響路徑中設置低鬆懈的設計產生錯誤的FPGA輸出。

    這會影響 Arria® V 和 Arria V SoC 設計(不包括Arria V GZ 裝置),使用受影響的輸出針腳在頂部和/或底部 I/O 銀行。

    此問題不會影響 Periphery-to-Core (P2C) 傳輸、右側的 I/O 銀行、收發器和硬記憶體控制器。

    解決方法

    檢查設計中使用的受影響針腳
    如果您的設計目標Arria V 或 Arria V SoC 裝置(不包括Arria V GZ 裝置),請參閱 ArriaV_PinList Excel 檔案 如需紅色文字中所示受影響的針腳清單。如果您的設計使用任何受影響的針腳,請使用可用的計時模型修補程式重新執行計時分析,以反映您設計中的實際計時幅度(如下所述)。

    已更新的軟體版本中重新執行計時分析
    如果您的設計目標Arria V 或 Arria V SoC 裝置(不包括Arria V GZ 裝置),或是正在偵錯計時相關問題,請使用可用的時間模型修補程式重新執行計時分析:

    1. 備份設計資料庫。
    2. 在先前的 Quartus® II 軟體版本中開啟設計,然後匯出資料庫。在「專案」功能表上,按一下 匯出資料庫。提示時,將資料庫匯出至建議的export_db目錄。
    3. 使用安裝的時間模型修補程式啟動 Quartus II 軟體。
    4. 開啟專案。提示您是否要覆寫舊版資料庫版本時,按一下 \'是」,然後從export_db目錄導入資料庫。
    5. 在設計上執行 TimeQuest 計時分析器。
    6. 如果發生違反計時的情況,請與計時模型修補程式重新相容,以關閉設計的時間計時。

    改善時序關閉的步驟 (UniPHY 季度速率 DDR3)
    為了改善在 Arria V 或 Arria V SoC 裝置上的季度速率 UniPHY DDR3 介面的計時關閉,Altera建議立即在周邊頻率域前變更頻率領域的階段。使用計時模型修補程式時,請按照下列步驟來簡化時序關閉。
    1. 建立新的文字檔案,並將其命名為「quartus.ini」
    2. 將此檔案儲存在您的家庭目錄中。以下為範例家庭目錄,但根據您的環境變數,電腦上可能有所不同。
      • 適用于 Windows:C:\Users\
      • 針對 Linux:/home/
    3. 在 quartus.ini 檔案中插入下列 INI 命令,以增加特定相值的設定關係。
      • uniphy_av_hr_clock_phase =

      所使用的法定值為22.5°,預設值為 360°(即要插入 quartus.ini 檔案中的 337.5°、315°、292.5°、270°等)。
      例如:
      • uniphy_av_hr_clock_phase=337.5插入將使預設設定關係增加 22.5°。
      • uniphy_av_hr_clock_phase=315插入將使預設設定關係增加 45°。
      • uniphy_av_hr_clock_phase=292.5插入將使預設設定關係增加 67.5°。
      • uniphy_av_hr_clock_phase=270插入將使預設設定關係增加 90°。
    4. 重新開機 UniPHY IP,將設計重新相容,並確保時間關閉。

    改善時序關閉的步驟 (LVDS Tx)
    為了改善 Arria V 或 Arria V SoC 裝置上 LVDS Tx 的計時封閉,Altera建議立即在周邊頻率域前變更頻率領域的階段。請按照下列步驟使用計時模型修補程式*來簡化時序關閉。

    1. 建立新的文字檔案,並將其命名為「quartus.ini」
    2. 將此檔案儲存在專案目錄中。
    3. 在 quartus.ini 檔案中插入下列 INI 命令,以開啟相移功能。預設情況下,這將提高傳輸的設定關係 400ps。
      • av_lvds_c2p_sclk_phase_shift_en = on

    4. 刪除專案中的 db 和incremental_db目錄,重新相容設計,並確保時間結束。
    5. 如果使用上述命令後無法滿足時間,請嘗試在同一 quartus.ini 檔案中加入下列命令並重複步驟 4,以使用其他相移值。
      • av_lvds_c2p_sclk_phase_shift =

    注意:相值在 ps 中,不得包含在 ini 變數中。

    若要更新計時模型,請下載並安裝適當的 Quartus II 軟體版本的修補程式。

    計時模型更新將包含 Quartus II 軟體的版本 15.0 Update 2。

    相關產品

    本文章適用於 4 產品

    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。