描述
是的，可以使用 SignalTap® II 邏輯分析器在 Stratix® V、Arria® V 或 Cyclone® V 系列裝置中，這些裝置具有程式化的設計安全金鑰和防篡改位設定。
啟用防篡改位將裝置置於 JTAG 安全模式的電源開機後。在 JTAG 安全模式期間，停用許多 JTAG 指令，以防止使用 SignalTap。然而，發出 UNLOCK JTAG 指令可以停用此模式，允許使用 SignalTap。此指令只能透過核心執行。
解決方法
若要使用這些裝置的 SignalTap，請按照下列步驟操作。
首先，您需要兩種不同的設計，一種是發出 AN556 中所述的 UNLOCK JTAG 指令：在Altera FPGAs （PDF）中使用設計安全性功能，另一種是立即啟用 SignalTap 的設計。
另請注意，由於在啟用防篡改位時停用 JTAG 的組態，因此需要在被動序列 （PS）、主動序列 （AS） 或快速被動平行 （FPP） 配置模式上，使用加密位串流來設定該裝置。
1. 以加密設計設定裝置，該設計會透過核心發出 UNLOCK JTAG 指令。
2. 在發出 UNLOCK JTAG 命令後，請勿為裝置迴圈供電。
3. 以具有 SignalTap 實例的加密設計重新設定裝置。
4. 正常使用 SignalTap。
5. 若要將裝置恢復為 LOCK 狀態，只需為裝置迴圈供電即可。