文章 ID: 000081145 內容類型: 疑難排解 最近查看日期: 2016 年 07 月 20 日

在 28nm 器件中使用多裝置主動序列 （AS） 配置方案時，是否可以為從屬裝置選擇 DCLK 頻率？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

否，在 Stratix® V、Arria® V 和 Cyclone® V 器件中使用多設備 AS 配置方案時，從設備的 DCLK 始終使用 12.5 MHz 時鐘，而您可以為主設備的 DCLK 選擇 12.5、25、50 或 100 MHz 頻率。

解決方法

在Stratix® V、Arria® V和Cyclone® V器件中使用多器件AS配置方案時，從設備的DCLK始終使用12.5 MHz時鐘。

相關產品

本文章適用於 14 產品

Cyclone® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® V GX FPGA
Cyclone® V GT FPGA
Arria® V GT FPGA
Arria® V GZ FPGA
Cyclone® V E FPGA
Cyclone® V GX FPGA
Arria® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。