文章 ID: 000081150 內容類型: 產品資訊與文件 最近查看日期: 2013 年 04 月 05 日

我要如何設定和實作Altera_PLL 級聯功能？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

相較于傳統的 PLL 級聯;Altera_PLL 級聯功能使用一對 fPL 之間的專用級聯頻率路徑，以實現更優異的抖動效能並節省全球頻率資源。

下載 這份如何操作檔，以瞭解使用超級功能和實作Altera_PLL 級聯組態。

相關產品

本文章適用於 2 產品

Cyclone® V SE SoC FPGA
Cyclone® V FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。