文章 ID: 000081250 內容類型: 疑難排解 最近查看日期: 2014 年 11 月 18 日

為什麼在 Cyclone V GX （5CGXFC5C6U19A7） 裝置的針腳規劃器中顯示 PCIe 硬介面針腳選項，該裝置變異為位於收發器底部的 PCIe 硬 IP 的 PIN R16 （nPERST0）？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 13.1 更新 4 和更新版本中的問題，Cyclone® V GX （5CGXFC5C6U19A7） 的「Show PCIe 硬介面針腳」錯誤地顯示 PIN R16 （nPERSTL0） 與位於收發器底部的 PCIe® 硬 IP 相關聯。

    解決方法

    位於底部收發器銀行的硬 IP 的正確針腳位置為 PIN R17 （nPERSTL1）

    此問題目前排定在未來版本的 Quartus II 軟體中修復

    相關產品

    本文章適用於 1 產品

    Cyclone® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。