如何透過 Quartus® II 軟體產生的 IBIS 檔案模擬動態 OCT 的雙向訊號？

環境

錯誤 ID: 2205756400

Quartus 版本

Intel® Quartus® II 訂閱版

版本已找到: 13.1 版本已修正: 14.0

描述

對於 Quartus II 13.1 之前的軟體版本，解決方案會說明模擬雙向針腳的輸入端與晶片終止動態（OCT）的流程：

www.intel.com/content/www/tw/zh/support/programmable/articles/000081259.html

對於 Quartus® II 軟體 v13.1 中的 V 系列 FPGAs （Stratix® V、Arria® V 和 Cyclone® V），如果您使用的是動態 OCT 的雙向 I/O，Quartus II 軟體產生的 IBIS 檔案包含輸出和輸入終止的模型。IBIS 4.2 及以上型號支援此功能。

動態 OCT 使用時，訊號會在輸出作業期間使用一系列晶片上的終止，並在輸入作業期間使用平行的晶片上終止。這通常用於外部記憶體介面 IP 中。

Quartus II 軟體 v13.1 動態 OCT IBIS 模型以「g50c_r50c」結尾。例如：sstl15i_ctnio_g50c_r50c。

在模擬工具中，IBIS 模型連接到緩衝區：

當緩衝區指派為輸出時，會使用系列終止（r50c）
當緩衝區被指派為輸入時，會使用平行終止（g50c）

解決方法

這計畫記錄在未來版本的 Quartus II 手冊中。

相關產品

本文章適用於 15 產品

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Stratix® V GX FPGA

Cyclone® V GX FPGA

Stratix® V GT FPGA

Stratix® V GS FPGA

Arria® V GZ FPGA

Arria® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Arria® V GT FPGA

Cyclone® V E FPGA

Stratix® V E FPGA

Cyclone® V SE SoC FPGA

選擇您的語言

使用 Intel.com 搜尋功能

快速連結

最近的搜尋

進階搜尋

僅在以下條件搜尋：

如何透過 Quartus® II 軟體產生的 IBIS 檔案模擬動態 OCT 的雙向訊號？

環境

需要更多協助嗎？

免責聲明