文章 ID: 000081366 內容類型: 錯誤訊息 最近查看日期: 2014 年 12 月 03 日

警告 (177007):放置在位置的 PLL &ltPLL 位置&gt 沒有 PLL 頻率來補償指定的 - 介面卡將嘗試補償所有 PLL 頻率

環境

  • Intel® Quartus® II 訂閱版
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在編譯基於 UniPHY 的 DDR3 記憶體控制器所產生的範例設計時,可能會看到上述警告訊息。

     

     

    解決方法

    當使用者沒有具體說明他們是否願意以不同的方式獲得意見回饋和輸出路徑時,就會出現此警告。

    Intel® Quartus® 將嘗試以相同的補償路徑來配合這兩種途徑。

     

    此警告可透過設定下列 QSF 分配來修正:

    set_instance_assignment -名稱 MATCH_PLL_COMPENSATION_CLOCK 關閉 -to *

    相關產品

    本文章適用於 5 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。