文章 ID: 000081550 內容類型: 疑難排解 最近查看日期: 2011 年 09 月 14 日

Stratix V 裝置中具備 10GBASE-R PHY 設計範例的 10GbE MAC 時序分析器故障

環境

  • Intel® Quartus® II 訂閱版
  • 乙太網路
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    當您使用 10GBASE-R PHY 設計範例編譯 10GbE MAC 時 在 Stratix V 裝置中,Quartus II TimeQuest 計時分析器報告 頻率設定計時分析報告失敗。它也可能 報告「時鐘保持時間」分析報告失敗。

    此問題影響到具有 10GBASE-R PHY 設計的 10GbE MAC Stratix V 裝置的範例。

    解決方法

    為了避免此問題,請先按照下列步驟進行編譯 設計範例:

    1. 開啟 SDC 限制檔 top.sdc altera_eth_10g_mac_base_r 目錄。
    2. 在檔案中新增下列行:
    set_clock_groups -exclusive -group {clk_50Mhz} -group {*|ch[0].sv_xcvr_10gbaser_native_inst|tx_pll|altera_pll_156M~PLL_OUTPUT_COUNTER|divclk}

    這個問題將在 10-Gbps 的未來版本中解決 乙太網路 MAC MegaCore 功能。

    相關產品

    本文章適用於 1 產品

    Stratix® V FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。