文章 ID: 000081588 內容類型: 疑難排解 最近查看日期: 2012 年 08 月 15 日

為什麼在執行共用單一 PLL 和 DLL 的多個 RLDRAM II 介面時,會出現與 CK 頻率領域相關的計時違規問題?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

當在 Quartus® II 軟體版本 11.1SP2 中,在 Stratix® III 或 Stratix IV 上執行多個 RLDRAM II 介面共用單一 PLL 和 DLL 時,CK/DK 分析可能會顯示應該減少的錯誤計時違規。錯誤計時違規發生,因為每個介面在一般頻率緩衝區提供不同的 SDC 頻率名稱。每一個新的頻率名稱都會產生一組新的計時路徑,而這些時序路徑不受現有的錯誤路徑限制所涵蓋。

相關產品

本文章適用於 4 產品

Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® III FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。