文章 ID: 000081617 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼當配置期間發生錯誤時,FPGA不將 nSTATUS 針腳拉低?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

FPGA通常會在配置期間發生錯誤時將 nSTATUS 針腳拉低。在配置開始時,FPGA需要在配置資料中接收序言模式(當 Quartus® II 軟體產生配置檔案時,自動包含組態檔案的序言模式)。如果FPGA未正確收到此序言模式,即使將整個組態資料傳送至FPGA,FPGA也無法辨識組態錯誤。這樣一來,nSTATUS 訊號仍然偏高,CONF_DONE訊號仍然偏低。

如果您看到此症狀,請檢查您的設定,以確保FPGA能夠根據您的程式設計檔案正確接收組態資料。

相關產品

本文章適用於 1 產品

Intel® 可程式裝置

1

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便,僅供一般參考,不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾,則以英文版本為準。 查看此頁面的英文版本。