文章 ID: 000081682 內容類型: 錯誤訊息 最近查看日期: 2013 年 10 月 21 日

錯誤 （10528）：VHDL 錯誤在 <filename.vhd>（）：值「0」超出目標限制範圍 （1 至 2147483647）</filename.vhd>

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 13.0 和較早版本的問題，使用 Qsys 與 Avalon-ST 介面卡的設計可能會在合成過程中遇到上述錯誤。此問題影響到 VHDL 中產生的 Qsys 系統。此問題不會影響 Verilog HDL 中產生的 Qsys 系統。這個問題是由於 中的資料類型不正確>/ip/altera/avalon_st/altera_avalon_st_adapter/altera_avalon_st_adapter_hw.tcl。

    解決方法

    若要解決此問題，請將下列檔案下載到 /ip/altera/avalon_st/altera_avalon_st_adapter。

    更新檔案後，請參閱系統並再生 VHDL 合成檔案的系統。

    此問題從 Quartus II 軟體版本 13.0 SP1 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® 可程式裝置

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。