描述
由於 Quartus® II 軟體出現問題，您在模擬 altera_mult_add兆功能的 VHDL 即時化時，會收到上述錯誤。
解決方法
為了解決這個問題，您必須針對您所建立的變異修改 .vhd 檔案。
首先，請注意datab_0的位寬度，例如以下使用 17 位寬datab_0：
datab_0：在 std_logic_vector（16 下至 0）：= （其他 => \'0\'）;--datab_0.datab_0
第二，修改參數「width_b」，以符合您在上面找到的寬度。 此參數會顯示在多個位置，您必須修改所有發生的情況：
元件altera_mult_add是
一般 （
number_of_multipliers：整數 ：= 1;
width_a：整數：= 16;
width_b：整數 ：= 17;
：元件altera_mult_add
一般地圖 （
number_of_multipliers => 1，
width_a => 16，
width_b => 17，--播取資訊：17」 />
第三，您必須在元件宣告中修改 scaninb 的輸入值：
埠地圖 （
結果 =>結果-- 結果.結果
dataa（15 下至 0）=> dataa_0（15 下至 0），-- dataa_0.dataa_0
datab（15 下至 0）=> datab_0（15 下至 0），-- datab_0.datab_0
clock0 => 0，--clock0.clk
scaninb =>「000000000000000」，--（終止）
這個問題已在 Quartus-II 軟體版本 13.1 中解決