文章 ID: 000081845 內容類型: 錯誤訊息 最近查看日期: 2013 年 12 月 11 日

錯誤 （11924）：銀行 VCCIO 設定有衝突

環境

  • Intel® Quartus® Prime 設計軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 13.1 的問題，在 VCCIO 小於 2.5V 的銀行中指派差異輸入或雙向針腳時，您將會看到此錯誤訊息。

    完整錯誤訊息的範例如下：


    錯誤 （11924）：銀行 \'8D\' 具有相互衝突的 VCCIO 設定
    錯誤 （11928）：\'pin_name\' 與 I/O 標準差價 1.5-V SSTL Class I，受限於銀行 \'8D\'
    資訊 （11929）：\'1.5V\'是有效的 VCCIO 值
    錯誤 （11928）：\'pin_name\' 與 I/O 標準 LVDS，受限於銀行 \'8D\'
    資訊 （11929）：\'2.5V\'是有效的 VCCIO 值
    錯誤 （11802）：無法符合裝置的設計

    解決方法

    可為 Quartus® II 軟體版本 13.1 修復此問題修補程式。從以下連結下載並安裝修補程式 0.07。

    下載適用于 Windows 的 Quartus II 軟體版本 13.1 Patch 0.07

    下載適用于 Linux 的 Quartus II 軟體版本 13.1 Patch 0.07

    適用于 Quartus II 軟體版本 13.1 Patch 0.07 的 Readme

    相關產品

    本文章適用於 15 產品

    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GZ FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。