文章 ID: 000081916 內容類型: 疑難排解 最近查看日期: 2014 年 06 月 30 日

Arria V 收發器 Native PHY IP Core PLL 超級功能中的「PLL 基本資料速率」錯誤

環境

  • Intel® Quartus® II 訂閱版
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    在 12.1 Quartus® II 軟體版本的Arria® V 收發器 原生 PHY IP 核心，超大功能產生的設計檔案顯示器 預設相鎖迴圈 （PLL） 基本資料速率為 1250 Mbps，無論 GUI 中的「PLL 基本資料速率」使用者配置。

    解決方法

    此問題已在 13.0 Quartus II 軟體版本中修復。

    若要在 12.1 Quartus II 軟體版本中解決這個問題， 從 GUI 中變更「參考頻率頻率」值 產生前至少一次預設為任何其他值的「125.0 MHz」 IP 核心超級功能。

    相關產品

    本文章適用於 1 產品

    Arria® V FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。