文章 ID: 000081965 內容類型: 產品資訊與文件 最近查看日期: 2013 年 10 月 01 日

當 VREF 針腳用作一般用途的一般 I/O 針腳時，我該如何執行 IBIS 模擬？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

VREF 針腳上的針腳電容比一般用途 I/O 針腳高。 IBIS 模型在用作一般 I/O 針腳時，不包含 VREF 針腳的其他針腳電容。 您應該在 IBIS 模擬中新增輸入電容器，以解釋額外的電容性。

請參閱各自裝置技術資料，瞭解您所針對的裝置的 VREF 針腳電容值。 

 

 

相關產品

本文章適用於 16 產品

Cyclone® V GT FPGA
Cyclone® III FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Cyclone® FPGA
Arria® V GT FPGA
Cyclone® III LS FPGA
Cyclone® V SE SoC FPGA
Cyclone® V E FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。